Bei Hochgeschwindigkeits-Datenkonvertern und 5G-Funkdesigns stellen Frequenzquellen oft versteckte Engpässe dar. Da die Datenübertragungsraten steigen und 5G auf höhere Bänder umsteigt, wird es immer schwieriger, die Leistungsanforderungen zu erfüllen. Der Anforderungskatalog wächst immer weiter und seine Ausrichtung steht häufig im Widerspruch zu den Leistungszielen.
Wie das Fundament eines Gebäudes wird auch alles, was auf der Frequenzquelle aufgebaut ist, von Veränderungen betroffen sein. Der Taktgeber oder lokale spannungsgesteuerte Oszillator (VCO) ist das Fundament, dessen Instabilität sich im gesamten System ausbreitet, egal wie gut die anderen Teile ausgelegt sind.
Der Kern jedes Frequenzsynthesizers ist ein Phasenregelkreis (im Folgenden PLL genannt). PLL ist der Mechanismus, um die Ausgangsfrequenz an einen präzisen Referenzwert zu koppeln und konstant zu halten. Es unterscheidet eine stabile, steuerbare Frequenzquelle von einem Driftoszillator.
Moderne Anwendungen wie Funkgeräte, Radargeräte, Phased-Arrays, Multiband-Testgeräte und drahtlose Infrastrukturen erfordern einen ständigen Wechsel zwischen verschiedenen Frequenzen, um Interferenzen zu vermeiden, Mehrkanalgeräte zu unterstützen oder die Strahlmodulation elektronisch durchzuführen. Jedes Mal, wenn das System die Frequenz ändert, muss seine PLL neu synchronisiert werden. Zuvor war das Signal instabil und praktisch unbrauchbar. Die Wiederverriegelungszeit wirkt sich direkt auf die Reaktionsgeschwindigkeit des gesamten Produkts aus.
Datenkonverter messen Eingangssignale in präzisen, regelmäßigen Abständen, typischerweise Millionen Mal pro Sekunde. Die Uhr bestimmt den Zeitpunkt jeder Messung. Jede Zeitunsicherheit (auch Jitter genannt) in der Uhr führt dazu, dass die Messung zur falschen Zeit erfolgt und dadurch Fehler entstehen, die sich am Ausgang als Rauschen zeigen. Je schneller das Signal ist, desto schwerwiegender ist der Effekt.
Beim 5G-Funk tritt das gleiche Problem in unterschiedlicher Form auf. Der lokale Oszillator bringt das Funksignal präzise auf die richtige Frequenz. Das Phasenrauschen in der Taktquelle wird in Abtastjitter umgewandelt, der das SNR des Wandlers direkt begrenzt und schließlich Indikatoren auf Systemebene wie die Fehlervektoramplitude (EVM) beeinflusst.
In beiden Fällen sind die Ergebnisse die gleichen: Die Unsicherheit der Frequenzquelle führt zu einem Fehler, der nachgeschaltet nicht korrigiert werden kann. Der Wandler mit ausgezeichneter dynamischer Leistung kann seinen angestrebten Leistungsindex nur dann erreichen, wenn die ihn antreibende Uhr ebenso genau ist.
Tatsächlich bestimmt das Phasenrauschen des Synthesizers, wie viel Zeitunsicherheit sich im Taktsignal ansammelt (dargestellt durch RMS-Jitter, ein einzelner Wert, der die durchschnittliche Größe dieser Zeitfehler darstellt) und bestimmt somit, wie viel Rausch- und Verzerrungsbudget der Wandler verbraucht hat, bevor das Signal digitalisiert wird.
Designüberlegungen
Beim Entwurf von Hochgeschwindigkeits-Datenkonvertern und 5G-Anwendungen müssen verschiedene Kompromisse berücksichtigt werden, die sich auf die Leistung auswirken können:
Das Phasenrauschen bestimmt das Hintergrundrauschen und legt die Obergrenze des Dynamikbereichs fest, um die beste erreichbare Signalauflösung zu bestimmen, egal wie herausragend diese sonst ist. Im 5G-Radio bestimmt es, ob das Modulationsschema auf dem Empfänger dekodiert werden kann.
Der Frequenzbereich bestimmt die Flexibilität. Ein Synthesizer, der das Zielfrequenzband ohne externe Frequenzverdopplung oder -teilung abdecken kann, kann das Design vereinfachen, die Anzahl der Komponenten reduzieren und das durch diese zusätzlichen Kaskaden verursachte Rauschen und die Komplexität beseitigen.
Die Sperrzeit bestimmt, wie schnell das System Kanäle wechseln oder auf dynamische Bedingungen reagieren kann – wichtig bei Frequenzsprung- und Beam-Steering-Anwendungen.
PLL sperrt seinen Ausgang auf eine Frequenz, indem er seinen Ausgang kontinuierlich mit der Referenz vergleicht und korrigiert. Dieser Korrekturprozess wird von der Rückkopplungsschleife gesteuert, die wie jede Rückkopplungsschleife Zeit zur Stabilisierung benötigt, da die Schleife den Fehler erkennen, reagieren und stabilisieren muss, bevor der Ausgang verwendet werden kann.
In herkömmlichen Designs wirkt sich die Schleifenbandbreite, die die PLL-Reaktionsgeschwindigkeit bestimmt, auch direkt auf die Phasenrauschleistung aus. Das Erweitern der Schleife zur Beschleunigung der Verriegelung führt zu einer Verschlechterung des Phasenrauschens. Das Verkleinern der Schleife zur Verbesserung des Phasenrauschens kann sich negativ auf die Sperrzeit auswirken. Dieser grundlegende Kompromiss bedeutet, dass Designer entscheiden müssen, was für ihre Anwendung wichtiger ist – und die Konsequenzen dieser Wahl tragen müssen.
Die neueste Generation des integrierten fraktionierten N-Division-Frequenzsynthesizers löst diese Kompromisse direkt. Frühe Lösungen zwangen Designer dazu, sich zwischen Phasenrauschleistung und Integration zu entscheiden, während neuere Geräte extrem niedriges Phasenrauschen, große Frequenzabdeckung, schnelle Verriegelungszeit und kompakte Verpackung kombinierten und Teile, die zuvor mehrere diskrete Komponenten erforderten, in einer einzigen Lösung integrierten.
Für den Takt des Datenwandlers bedeutet dies, dass das Hintergrundrauschen der Frequenzquelle keine Einschränkung mehr für den Dynamikbereich des Systems darstellt. Für das 5G-Funkdesign bedeutet dies, dass das Erreichen anspruchsvoller Fehlervektoramplitudenziele zu einem gelösten Frequenzquellenproblem wird und nicht zu einem Problem, das darum herum entwickelt werden muss.- g.
Moderne HF-Systeme verwenden typischerweise einen fraktionierten N-Division-PLL-Synthesizer, um einen Abtasttakt und einen lokalen Oszillator zu erzeugen. Obwohl diese Architekturen eine extrem feine Frequenzauflösung ermöglichen, führt die Modulation des Frequenzteilungsverhältnisses zu quantitativem Rauschen und fraktioniertem Rauschen, die sich auf die gesamte Phasenrauschkurve auswirken. Das vom Verstärker oder Filter erzeugte Rauschen beeinflusst das Signal, aber das von der Frequenzquelle erzeugte Rauschen zerstört die Referenz, während die schlechte Referenz alle Module zerstört, die von der Referenz abhängig sind.
Der On-Chip-VCO vereinfacht das Leiterplattendesign
Breitband-Frequenzsynthese bedeutet traditionell den Aufbau von Signalketten mit diskreten Komponenten (externer VCO, PLL, Puffer usw.) und die daraus resultierenden Layoutschwierigkeiten. Analog Devices, Inc. (ADI) vereinfacht das Leiterplattendesign durch die Integration von VCO in eine Chiplösung, die Integration der gesamten Signalkette in ein Gerät und die Bereitstellung schneller Kalibrierungsmöglichkeiten für Frequenzsprung ohne Einbußen bei der Phasenrausch- und Jitter-Leistung, die für 5G-Funk- und Hochgeschwindigkeits-Datenkonverter-Designs erforderlich sind.
Die Frequenzumschaltung erfolgt nicht in einem Zug. Wenn die PLL den Befehl zum Umschalten auf eine neue Frequenz erhält, muss sie drei verschiedene Phasen durchlaufen, bevor der Ausgang auf eine verfügbare Frequenz geändert werden kann. Zunächst erhält es einen Schaltbefehl. Anschließend wird intern nach den geeigneten Einstellungen gesucht, um die erforderliche Frequenz zu erzeugen. Diese Suchphase ist der langsamste Teil und beträgt bei modernen Breitbandgeräten typischerweise 100 bis 250 Mikrosekunden. Schließlich stabilisiert es sich, um sicherzustellen, dass die Ausgabe ausreichend sauber und verfügbar ist.
Die ADF4382-Serie von ADI löst direkt das Problem langsamer Zwischenverbindungen. Für eine schnelle Kalibrierung muss nicht jedes Mal erneut gesucht werden, wenn eine Frequenzumschaltung angefordert wird, sondern es wird stattdessen eine On-Chip-Nachschlagetabelle verwendet, die vorberechnete Einstellungen für bekannte Punkte in 32 Frequenzbereichen enthält. Wenn eine neue Frequenz benötigt wird, findet es zwei nächstgelegene Speicherpunkte und interpoliert zwischen ihnen, sodass die richtigen Einstellungen fast sofort verfügbar sind. Auf diese Weise kann die gesamte Sperrzeit auf 10 Mikrosekunden reduziert werden, bei einem Minimum von 2 Mikrosekunden.